

Convertidor Analógico-Digital del MC68HC11


26 de octubre de 2023

M.I. Pedro Ignacio Rincón Gómez


ESTRUCTURA Y PROGRAMACIÓN DE
COMPUTADORAS

EL Convertidor Analógico a Digital


- En el MC68HC11 se cuenta con un dispositivo ADC de 8bits con 8 canales de entrada.



Utilidad del Convertidor Analógico a Digital




Muestreo



El *muestreo* digital es uno de los procesos involucrados en la digitalización de las señales analógicas. Consiste en tomar muestras periódicas de la amplitud de la señal analógica. El intervalo entre muestras debe ser constante. El ritmo de este muestreo, llamado frecuencia o tasa de muestreo determina el número de muestras que se toma en un intervalo de tiempo. El proceso de muestreo no debe ser confundido con el de cuantificación.


Cuantización o Cuantificación

El proceso de *cuantificación* es uno de los pasos que se sigue para lograr la digitalización de una señal analógica. Básicamente, la cuantificación lo que hace es convertir una sucesión de muestras de amplitud continua en una sucesión de valores discretos preestablecidos según el código utilizado. Durante el proceso de cuantificación se mide el nivel de voltaje de cada una de las muestras, obtenidas en el proceso de muestreo, y se les atribuye a un valor finito (discreto) de amplitud, seleccionado por aproximación dentro de un margen de niveles previamente fijado. Los valores preestablecidos para ajustar la cuantificación se eligen en función de la propia resolución que utilice el código empleado durante la codificación. Si el nivel obtenido no coincide exactamente con ninguno, se toma como valor el inferior más próximo.



Codificación

La *Codificación* es el último de los procesos que tiene lugar durante la conversión Analógica-Digital. La codificación consiste en la traducción de los valores de tensión eléctrica analógicos que ya han sido cuantificados (ponderados) al sistema binario, mediante códigos ya definidos. La señal analógica va a quedar transformada en un tren de impulsos digital (sucesión de ceros y unos). El *códec* es el código específico que se utiliza para la codificación/decodificación de los datos.



ADC: Subrutina de empleo:

```
*****
* voltimetro
*****
VOLTA
    LDX #ADCTL

    LDAA #$80
    STAA OPTION      * PONE EN MARCHA EL ADC

    LDAA #$10
    STAA ADCTL       * ENTRADA MULTIPLE SELECCIONA CANAL 0

E1
    BRCLR $00,X,$80 E1
    LDAB ADR1
    STAB V1

    LDAA #$80
    STAA OPTION      * PONE EN MARCHA EL ADC

    LDAA #$11
    STAA ADCTL       * ENTRADA MULTIPLE SELECCIONA CANAL 1

E2
    BRCLR $00,X,$80 E2
    LDAB ADR2
    STAB V2

    LDAA #$12
    STAA ADCTL       * ENTRADA MULTIPLE SELECCIONA CANAL 2

E3
    BRCLR $00,X,$80 E3
    LDAB ADR3
    STAB V3

    LDAA #$13
    STAA ADCTL       * ENTRADA MULTIPLE SELECCIONA CANAL 3

E4
    BRCLR $00,X,$80 E4
    LDAB ADR4
    STAB V4

    RTS
```

Proceso de configuración

El registro de control OPTION :

OPTION — System Configuration Options

\$1039

	BIT 7	6	5	4	3	2	1	BIT 0
	ADPU	CSEL	IRQE	DLY	CME		CR1	CR0
RESET:	0	0	0	1	0	0	0	0

Proceso de configuración

El registro de control OPTION :

OPTION — System Configuration Options

\$1039

	BIT 7	6	5	4	3	2	1	BIT 0
	ADPU	CSEL	IRQE	DLY	CME		CR1	CR0
RESET:	0	0	0	1	0	0	0	0
	1	0	0	0	0	0	0	0
	8				0			

Proceso de configuración

El registro de control ADCTL :

ADCTL — A/D Control/Status Register

\$1030

	BIT 7	6	5	4	3	2	1	BIT 0
	CCF	—	SCAN	MULT	CD	CC	CB	CA
RESET:	0	0	U	U	U	U	U	U

CCF — Conversions Complete Flag

This read-only status indicator is set when all four A/D result registers contain valid conversion results. Each time the ADCTL register is written, this bit is automatically cleared, and a new conversion sequence is started immediately. In the continuous scan modes, conversions continue in round-robin fashion, and the result registers are updated with current data even though the CCF bit remains set.

NOTE

The user must write to the ADCTL register to initiate conversion operations. To abort a conversion operation in progress, write to the ADCTL register, and a new conversion operation is initiated immediately.

Proceso de configuración

El registro de control ADCTL :

ADCTL — A/D Control/Status Register

\$1030

	BIT 7	6	5	4	3	2	1	BIT 0
	CCF	—	SCAN	MULT	CD	CC	CB	CA
RESET:	0	0	U	U	U	U	U	U

Número de canal a usar

Table A/D Channel Assignments

CD	CC	CB	CA	Channel Signal	Result in ADRx if MULT = 1
0	0	0	0	PE0	ADR1
0	0	0	1	PE1	ADR2
0	0	1	0	PE2	ADR3
0	0	1	1	PE3	ADR4
0	1	0	0	PE4*	ADR1
0	1	0	1	PE5*	ADR2
0	1	1	0	PE6*	ADR3
0	1	1	1	PE7*	ADR4
1	0	0	0	Reserved	ADR1
1	0	0	1	Reserved	ADR2
1	0	1	0	Reserved	ADR3
1	0	1	1	Reserved	ADR4
1	1	0	0	V_H^{**}	ADR1
1	1	0	1	V_L^{**}	ADR2
1	1	1	0	$1/2 V_H^{**}$	ADR3
1	1	1	1	Reserved**	ADR4

*Not available in 48-pin package versions.

**These channels intended for factory testing.

EJERCICIOS

1. Diseñe una subrutina para el MC68HC11 donde se haga una lectura de los ocho canales analógicos con los que cuenta el sistema.